首先，闪存受益于PC机市场的飞速增长。在PC时代刚刚开始时，易失性存储器DRAM (动态随机存取存储器)和SRAM (静态随机存取存储器) 虽然固有数据易失性的缺点，但仍然是两个最重要的存储器。随着设计和工艺技术的进步提高了的密度和可用性，作为对现有的SRAM和DRAM子系统的一种补充，闪存断电保留数据和高速度读取的性能加快了其在市场上的推广应用。

　　因为功耗低和非易失性的优点，闪存被证明是最适合便携应用发展的非易失性存储器，因此加快了移动时代的到来。最早出现的闪存是以代码执行为主要应用的NOR闪存。此后又出现了另外一种叫做NAND的闪存，随着闪存的每位成本降低，完整的存储解决方案开始从硬盘（HDD）开始向固态存储器转换，从而推动了今天的移动多媒体应用的发展。

　　闪存、EPROM和EEPROM器件保存数据都使用相同的基本浮栅机制，但是读写数据时却采用不同的方法。无论是哪一种情况，基本存储单元都是由一个双栅MOS晶体管(MOSFET)组成：控制栅连接读写电路，浮栅位于控制栅和MOSFET的沟道 (在MOSFET上电子从源极流到漏极经过的通道)之间。

　　在一个标准MOSFET内，控制沟道的电阻只使用一个栅极控制电流：通过在栅极上施加电压，可以控制从源极流到漏极的电流的大小。非易失性存储器中的MOSFET还有第二个栅极，一个二氧化硅绝缘层将这个栅极完全包围起来，即第二个栅极与晶体管的其余部分保持绝缘状态。因为浮栅到MOSFET沟道的距离非常近，所以，电荷即使很小，对晶体管的电特性的作用也很容易检测到。通过给控制栅施加适当的信号，并测量晶体管特性的变化，可以确定浮栅上是否存在电荷。因为浮栅与其余晶体管其余部分是绝缘的，所以把电子移入/移出浮栅需要特殊的方法。

　　其中一种方法是通过在MOSFET的源漏极之间产生较大的电流，使MOSFET沟道充满大量的高能电子。在这些?热?电子中，有些电子的能量十分高，足以跨过沟道之间的势垒进入浮栅。当源漏极之间的大电流消失时，这些电子仍然陷在浮栅内。这就是给EPROM和闪存的存储单元编程所采用的方法。这种技术叫做沟道热电子(CHE)注射，通过这种技术，可以给浮栅加载电荷，但是不能释放电荷。EPROM是采用给整个存储阵列覆盖紫外线的方法给浮栅放电，高能量紫外线穿透芯片结构，把能量传给被捕获的电子，使他们能够从浮栅内逃逸出来。这是一种简单而有效的擦除方法，同时证明过擦除，即在浮栅放电结束后继续给芯片通紫外线，不会损坏芯片。

　　第二种将电荷移入浮栅内的方法是利用叫做隧穿的量子力学效应：通过在MOSFET控制栅与源极或漏极之间施加足以使电子隧穿氧化硅绝缘层进入源极的电压，从浮栅中取出电子。在一定时间内隧穿氧化硅绝缘层的电子数量取决于氧化层的厚度和所通电压的大小。为满足实际电压值和擦除时间的限制条件，绝缘层必须非常薄，通常厚度为7nm (70 Angstroms)。

　　EEPROM存储器采用量子隧穿技术，根据所通电压的极性给浮栅充电和放电。因此，我们可以把闪存视为一个像EPROM一样编程、像EEPROM一样擦除的存储器，不过，闪存技术并不是把EEPROM擦除机制移植到EPROM上那么简单。

　　隔离浮栅与源极的氧化层的厚度是EPROM与其它两个工艺之间最大的差别。在一个EPROM内，绝缘层厚度通常为 20-25nm，但是这个绝缘层太厚了，利用一个实际电压，以可接受的速率，是无法隧穿这个绝缘层的。闪存器件要求隧穿氧化层厚度大约10nm，氧化层的质量对闪存的性能和可靠性影响很大。这是只有很少的半导体厂商掌握闪存技术原因之一，能够整合闪存技术与主流的CMOS工艺，制造内置闪存的微控制器的产品的厂商就更少了。

　　传统上，浮栅机制用于存储一个单一的数据位，这种数据需通过对比MOSFET阈压和参考电压来读取。但是，有了更加先进的读写技术，可以区分两个以上的浮栅电荷状态，因此可以在一个浮栅上存储两个以上的数据位。这是一个重大的技术突破，对于给定的单元尺寸，每个单元存储两个数据位相当于把存储容量提高了一倍。ST世界上仅有的几家能够提供多位单元架构的闪存芯片厂商之一。

　　虽然所有闪存都使用相同的基本存储单元，但是，在整个存储阵列内，有多种方法将存储单元连接在一起。NOR和NAND是其中两个最重要的架构，这两个术语来自传统的组合逻辑电路，指示了存储阵列的拓扑，以及读写每个单元的存取方式。最初，这两个在原理上存在差别的架构之间有一个基本区别，读取速度快是NOR器件的固有特性，而存储密度高是NAND闪存的特长（因为NAND单元比NOR单元小大约40％）。ST是按照存储密度给这两个架构定位：:对于1 Gbit 以及以上的应用，NAND闪存目前被认为是最具成本效益的解决方案。对于存储密度1 Gbit以下的应用，还要根据应用需求考虑以下的参数，包括伴随RAM的存储容量和编程和读取速度。