虽然摩尔定律逐渐步入下半场，但各国和地区对先进工艺还在不断的追逐。包括中国台湾、欧洲和日美韩在内的多个国家和地区都在竞相发力2nm技术。建立全球无摩擦半导体生态系统花费了数十年的时间，如今为何各国都在争相投入大笔资金来发展本国自主可控的先进技术，因为半导体变得越来越重要了。2纳米芯片不仅可用于量子计算、数据中心和智能手机等产品中，还可以决定军事硬件的性能，包括战斗机和导弹。因此，芯片不仅是经济的支柱，而且还支持国家的自治，安全和主权。而中国大陆却因为一些众所周知的原因，暂时与先进工艺技术无缘。

　　最先进的节点92%来自中国台积电，台积电在开发2纳米芯片的量产技术方面处于领先地位。2019年，台积电便宣布启动2nm工艺的研发，使其成为第一家宣布开始研发2nm工艺的公司。

　　台积电的第一家2nm工厂位于台湾北部新竹县宝山附近的工厂。就在今年6月 5日台积电宣布将投资1兆元扩大2nm工艺芯片的产量。配合台积电2纳米建厂计划，中科台中园区扩建二期开发计划如火如荼展开。台积电供应链透露，台积电在中科除了规划2纳米厂，后续的1纳米厂也可能落脚此处。

　　关于2nm的技术进展，据外媒eetimes报道，台积电早前与少数几家媒体分享了其工艺路线图，正在评估CFET等工艺技术，以将其当作纳米片的“接班人”。按照他们所说，台积电将在2025年推出使用纳米片晶体管的2nm工艺。据台积电业务发展副总裁 Kevin Zhang介绍，CFET是一个选择，且目前还处于研发阶段，所以他也不能提供其任何时间表。Kevin Zhang同时指出，3 nm 将是一个长节点。在该节点上将有大量需求。而那些对计算能效有更高要求的客户可以率先转向2nm。

　　目前，台积电的2nm开发已经走上正轨，魏哲家表示，台积电2纳米技术去年已经进入技术开发阶段，着重于测试载具的设计与实作、光罩制作、以及硅试产。总的来说，台积电采用新工艺技术的速度越来越慢。传统上，台积电每两年使用一个全新节点开始生产。台积电的 N7于 2018 年 4 月开始爬坡，N5 于 2020 年 4 月进入 HVM，但 N3 仅在 2022 年下半年用于商业生产。对于N2，我们显然看到了更长的节奏，这也说明了工艺节点越来越难研发和攻克。

　　毫无疑问，从现在开始展望未来五年，半导体业务将会很艰难，因为随着摩尔定律的推进，缩小晶体管尺寸将变得越来越困难，并且预期的晶体管成本比例下降趋于平缓。

　　2021年，IBM完成了2纳米技术的突破。据预计，IBM 2nm工艺或能在每平方毫米芯片上集成3.33亿个晶体管。相比7nm工艺提升了45%的性能或者减少75%的功耗，预计2024年量产。

　　在这个芯片上，IBM用上了一个被称为纳米片堆叠的晶体管，它将NMOS晶体管堆叠在PMOS晶体管的顶部，而不是让它们并排放置以获取电压信号并将位从1翻转为零或从0翻转为1。这些晶体管被称为gate all around或GAA晶体管。

　　据半导体行业观察读者肖德元对其的解读，“也就是说IBM已经开始考虑将CFET应用到它的2nm Power 系列产品了。CFETs是Complementary FETs的缩写。在CFETs中, 彼此之间堆叠nFET和pFET纳米线或纳米薄片。CFET可以将一个nFET堆叠在pFET上，或者在两个pFETs的顶部堆叠两个nFETs。这样做的主要优点是节省面积从而带来一些功率和性能上的好处，适用于2nm以后技术节点。”

　　据《》报导，台湾地区工研院产科国际所研究总监杨瑞临指出，IBM发表2nm制程对于半导体产业是一件大事，象征着GAA架构的可行性，让台积电、三星朝着2nm制程研发加速，虽然这可能使得台积电的竞争压力增加，但台积电有着众多客户，可以有效缩短学习曲线、良率提升以及降低成本。

　　同为美国公司的英特尔公司也在进行 2 纳米工艺的研发。据英特尔的最新路线 年上半年英特尔的Intel 20A（20 埃 = 2nm）工艺将亮相，新节点将带来 15% 的性能提升。这将是英特尔的第一个 HNS（他们称之为 RibbonFET），他们还将引入背面供电（他们称之为 PowerVia）。背面供电解决了 IR 功率下降问题，同时使前端互连更容易。他们估计，这个工艺的密度较之上一代提高了 1.6 倍。

　　而英特尔公司CEO基辛格也表示，英特尔可望比预订时程提前达成一项重要的科技里程碑，重拾技术领先优势，会在2024年底重夺晶圆代工制程宝座，比先前的目标2025年提早。

　　在 2021 年第五届年度晶圆代工论坛 (SFF) 上，三星介绍了其基于GAA 晶体管结构的 3nm 和 2nm 工艺节点的路线图。据该公司称，基于 3nm 的芯片设计计划于 2022 年上半年开始生产，而基于 2nm 的芯片将在 2025 年量产。

　　不过具体的工艺指标还没公布，只知道还是GAA晶体管，跟3nm一样基于MBCFET（多桥沟道FET）技术，这是一种纳米片晶体管，可以垂直堆叠，而且兼容现在的CMOS工艺，共享设备与制造方法，降低了新技术的升级成本。

　　据日经报道，日本将与美国合作，最早在2025财年启动国内2纳米半导体制造基地，加入下一代芯片技术商业化的竞赛。两国企业将依据双边芯片技术合作伙伴关系，进行半导体设计和量产研究，潜在合作模式包含共同创立新公司，或由日本企业设立新的生产基地，日本经济产业省将补助部分研发成本和资本支出。

　　今年5月初，日美签署了半导体合作基本原则。双方将在即将举行的“二加二”内阁经济官员会议上讨论合作框架的细节。其中日本的国立先进工业科学技术研究所运营的筑波市研究实验室正在开发先进半导体生产线纳米工艺的生产技术。东京电子和佳能等芯片制造设备制造商与IBM、英特尔和台积电等也参加了这个会议。

　　早先日本已经吸引了台积电赴日本建立晶圆厂，但该工厂将只生产从10nm到20nm 范围的不太先进的半导体。此次启动与美国的合作，也代表了日本向2nm先进工艺进击的决心。

　　虽然日本没有先进的晶圆厂，但他们在先进工艺的上游有很重要的布局。日本在半导体制造的多个环节都参与其中。日本拥有信越化学和Sumco等强大的芯片材料制造商，有佳能这样的EUV光刻机厂商，并且全球仅有日本厂商研发出了EUV光刻胶。还有占据100%市场份额的东京电子的EUV涂覆显影设备。在半导体缺陷检测设备领域，日本的Lasertec Corp.是全球唯一的测试机制造商，该公司持有全球市场100%的份额。日本富岳“超算”上的富士通的48核Arm芯片A64FX的超强性能表现加上索喜5nm芯片的新闻表示，日本在先进芯片上也有其实力所在。

　　在这些企业的配合下，相信日本复兴半导体先进芯片技术乃至建造先进工艺晶圆厂，都有潜在的可能。日本政府半导体小组的高级顾问东哲郎此前认为，日本的半导体产业已低迷数十年，增加对半导体产业的补助，在日本政界内已形成共识，他建议，在未来的10年内，日本政府及私营部门应投资半导体产业10兆日圆。

　　在全球4400亿欧元的半导体市场中，欧洲仅占10%，这远低于其经济地位。20年来，欧洲没有一家领先的晶圆厂投入先进工艺运营，欧洲越来越依赖于世界其他地区生产的芯片。其实早在80年代中期，欧盟就支持飞利浦和西门子（现为英飞凌）为超越工艺节点以消除其竞争劣势而做出新尝试。但尝试并未获得成功，也因此欧洲开始专注于外包半导体生产。

　　受贸易摩擦及缺芯等的多重因素影响，欧盟也推出了芯片自主可控的方案。欧盟委员会在一项名为《2030数字指南针》计划中，提出生产能力冲刺2nm的目标。2020年12月，欧盟17个成员国签署了一项联合声明，承诺共同开发下一代值得信赖的低功耗嵌入式处理器和先进的工艺技术。该项目在ECSEL的2019年年度活动报告中揭露，他们对研发2nm技术的预算约是1.1亿美元，欧盟将出约2500万美元，剩下的呼吁各国政府提供额外的资金。声明文件特别提到了在2025年使用2nm制程节点的目标。该项目由ASML牵头，将获得欧盟纳税人300万欧元（约合360万美元）的支持，尽管IMEC 研究机构将是最大的受益者。

　　欧洲虽然没有大型的晶圆代工厂，但却是尖端芯片制造商和和设备供应商的所在地，每家的年销售额从4美元到160亿美元不等，其中包括意法半导体、英飞凌、恩智浦和艾迈斯半导体以及格罗方德及其德国工厂、英特尔和ASML。与此同时，一些规模较小但实力雄厚的行业参与者在欧洲并存，包括半导体代工厂Tower Semiconductor和 X-Fab，每年的销售额在5亿至10亿美元之间。此外还有至少200家公司，如Elmos、Murata Europe、Besi、EVG、Soitec 和 Siltronic，包括IDM、系统制造商的子公司和半导体设备制造商，遍布欧洲，他们的年收入均不到5亿美元，但仍保持着欧洲的制造和技术独立性。

　　而欧盟也有意将制造能力置于2nm。但Yole行业分析师此前曾表示，在没有台积电或三星支持的情况下，建造这样一个最先进的设施至少需要10到15 年，并且需要数百亿美元的投资。而就在今年2月份，英特尔宣布计划投资800亿欧元在欧洲（可能是德国）建立 2nm、1.8nm 工厂。考虑到2nm节点最迟将在2024年开始量产，预估应该在今年晚些时候开始建设。

　　综合来说，2nm的实现可能性很大。在2nm技术上的突破三大晶圆厂肯定是胜算较大，但是先进制程是需要经验积累的，所以台积电刘德音在最近的股东大会上才放线纳米，三星以及英特尔在2纳米技术上的发展，台积电并不会特别担心。按照过往的经验，台积电在良率上一直相当不错。至于欧洲在2nm技术上突破应该也还有很长的一段路要走。不过很遗憾的是，中国大陆暂时无法加入这场先进制程的竞赛。